据台湾媒体报道,台积电在2纳米研发方面的进展提前,并采用了全新的多桥沟道场效应晶体管(MBCFET)架构。业界估计台积电2nm将于下半年上市,最迟在2023年投放市场,这将有助于赢得大订单并在未来击败三星。
台积电(TSMC):首位官员宣布了2nm工艺,它将推动研发的进步
几十年来,半导体行业的发展一直有一条黄金法则,即摩尔定律。
摩尔定律指出,每18到24个月,可容纳在集成电路中的组件数量就会增加一倍,并且芯片的性能也会提高一倍。
但是,今天,当摩尔定律放慢甚至失败时,全球几家主要的半导体公司仍在拼命地战斗,希望在制版制版的制高点上率先。预计2022年将批量生产3nm,而2nm的研究发现取得了重大突破!
去年6月,台积电正式宣布开始2nm制程的研发。
根据台积电提供的指标,2nm工艺是一个重要的节点。MetalTrack(金属单元的高度)保持5倍,例如3 nm,而GatePitch(晶体管-栅极距离)在30 nm和MetalPitch(金属距离)可以减小到20 nm,这比3 nm小23%。
台积电2nm使用基于环绕门技术(GAA)的??MBCFET架构来解决由于工艺收缩而导致FinFET的电流控制泄漏的物理限制。
同时,紫外线(EUV)微开发技术的进步使台积电(TSMC)关键纳米片堆叠技术的多年成熟,并且产量提高的进展比预期的要顺利。
台积电的2纳米工艺芯片制造工厂位于新竹,该工厂建设所需的土地已经购买。
台积电目前有13家工厂,其中6家位于新竹,分别是用于12英寸超大晶圆的Fab 12 A和Fab 12 B,以及用于8英寸晶圆的Fab 3和Wafer。具有6英寸晶圆的Fab 5,Fab 8和Fab 2。
除了台积电旗下四个封装测试设施中的六个工厂外,首家先进的封装测试设施也位于新竹科学园区。
FinFET的替代品出现,ATM技术延续了摩尔定律
随着技术的不断发展,过程节点过程不断突破界限。
在根据摩尔定律提出的广泛的FinEFT技术出现之前,芯片的处理节点的极限为35 nm。
2011年初,英特尔首次在第三代22nm核心处理器上使用FinFET工艺推出了商用FinFEt。台积电等大型半导体代工公司也已开始推出自己的FinFEtbring。
自2012年以来,FinFet已开始向20mm节点和14nm节点发展。
另外,基于FinEFT技术的芯片工艺节点工艺已经发展到7nm,5nm甚至3nm并遇到了瓶颈。
在FinFET本身的尺寸减小到极限(无论是鳍间距,短沟道效应,泄漏和材料限制)之后,晶体管的制造就变得不稳定,甚至物理结构也无法完成。
ATM是FinFET技术的进一步发展,该通道由纳米线制成,其四个侧面都被栅极包围,这再次提高了栅极控制通道的能力并有效减少了泄漏。
与目前的7nm工艺相比,3nm工艺的具体指标是:核心面积可减少45%,功耗可减少50%,性能可提高35%。
实际上,GAA只是一个技术名称,TSMC的ATM逻辑过程肯定不同于三星电子的ATM。
先进制造业之战:台积电和三星竞争激烈,英特尔嘲笑局势
台积电,英特尔和三星将半导体制造称为“三巨头”。随着芯片制造工艺的逐渐缩小,三大巨头正在追赶您,直到英特尔最终宣布恢复为期两年的研发周期之时,三星和台积电已经将5nm大规模生产提上了议事日程。,只有台积电和三星公开表示他们具有5nm芯片制造能力。
台积电在2nm研发上采用GAA。竞争对手三星两年前宣布推出3nm技术工艺时宣布从FinFET转移到ATM。它“失败”:到2030年将超过台积电。全球芯片的领先地位铸造厂。
这可以看作是两家公司在2-3 nm工艺中进行市场战的明确呼吁。为了在台积电之前完成3nm研发,三星芯片制造工艺已从5nm直接提高到3nm,直接跳过了4nm。
尽管台积电和三星在2nm-3nm市场上竞争,但英特尔不在乎,并继续坚持14nm和10nm工艺的研发。
台积电和三星追求最先进的制造工艺正是在世界上最先进的制造工艺中竞争。
目前,台积电的2nm制程取得了重大突破,三星可能会对此感到失望。